

Projekt układu sumy liczby 2-bitowej z 3-bitową na bramkach NOR

1 Opis techniczny projektu

1.1 Założenia projektowe

Celem projektu jest zaprojektowanie układu kombinacyjnego realizującego funkcję sumy liczby dwu-bitowej z liczbą trójbitową, a następnie zminimalizowanie liczby wykorzystanych bramek logicznych przy zachowaniu realizacji wyłącznie na bramkach NOR.

Projektowany układ będzie dodawał dwie liczby binarne o różnych długościach:

$$A = (A_1 A_0), \quad B = (B_2 B_1 B_0)$$

Układ posiada pięć wejść binarnych oraz wyjście 4-bitowe. Wynik będzie informował o sumie liczb wraz z ewentualnym przeniesieniem najstarszego bitu.

Przyjęto następujące założenia:

- liczba A ma długość 2 bitów, a liczba B – 3 bity,
- wszystkie wejścia przyjmują wartości logiczne 0 lub 1,
- układ jest układem kombinacyjnym,
- wynik sumy ma 4 bity: $S_3 S_2 S_1 S_0$,
- stan wyjścia S_3 oznacza przeniesienie z najstarszego poziomu,
- maksymalna wartość sumy wynosi $3 + 7 = 10 = 1010_2$,
- podstawowym celem projektu jest minimalizacja liczby bramek logicznych,
- poprawność działania zostanie sprawdzona za pomocą tablicy prawdy i symulacji.

Minimalizacja układu ma na celu zmniejszenie jego złożoności. Mniejsza liczba zastosowanych bramek oznacza prostszy schemat logiczny, mniejsze zapotrzebowanie na elementy oraz potencjalnie mniejsze opóźnienia propagacji sygnału.

1.2 Specyfikacja wejść i wyjść

Projektowany sumator posiada pięć wejść:

- A_1 – starszy bit liczby A ,
- A_0 – młodszy bit liczby A ,
- B_2 – najstarszy bit liczby B ,

- B_1 – bit środkowy liczby B ,
- B_0 – najmłodszy bit liczby B .

Wyjścia układu to:

- S_0 – bit wyniku najmłodszy,
- S_1 – bit wyniku pośredni,
- S_2 – bit wyniku starszy,
- S_3 – najstarszy bit wyniku (przeniesienie).

Zależność pomiędzy wejściami a wyjściami można zapisać jako:

$$(A_1A_0)_2 + (B_2B_1B_0)_2 = (S_3S_2S_1S_0)_2 \quad (1)$$

Przykładowo, dla:

$$A = 10_2, B = 011_2$$

otrzymujemy:

$$S = 1001_2$$

Natomiast dla maksymalnych wartości:

$$A = 11_2, B = 111_2$$

otrzymujemy:

$$S = 1010_2$$

Tabela sygnałowa przedstawia podstawowe sygnały wejściowe i wyjściowe projektowanego układu:

Tabela 1: Sygnały wejściowe i wyjściowe sumatora liczby 2-bitowej z 3-bitową

Sygnał	Rodzaj	Opis
A_1	wejście	starszy bit liczby A (2-bitowej)
A_0	wejście	młodszy bit liczby A (2-bitowej)
B_2	wejście	najstarszy bit liczby B (3-bitowej)
B_1	wejście	bit środkowy liczby B (3-bitowej)
B_0	wejście	najmłodszy bit liczby B (3-bitowej)
S_3	wyjście	najstarszy bit wyniku (przeniesienie)
S_2	wyjście	bit wyniku starszy
S_1	wyjście	bit wyniku pośredni
S_0	wyjście	bit wyniku najmłodszy

1.3 Analiza logiczna układu

Aby wyznaczyć wynik sumy, należy wykonać dodawanie pozycyjne, począwszy od poziomu najmłodszego bitu.

Dla bitów najmłodszych:

$$S_0 = A_0 \oplus B_0 \quad (2)$$

przy czym w układzie opartym na bramkach NOR będzie to realizowane poprzez przekształcenie funkcji XOR na postać przyjazną dla bramek NOR.

Generowanie przeniesienia na najmłodszym poziomie wynosi:

$$P_0 = A_0 \cdot B_0 \quad (3)$$

Dla poziomu środkowego:

$$S_1 = A_1 \oplus B_1 \oplus P_0 \quad (4)$$

oraz przeniesienie:

$$P_1 = (A_1 \cdot B_1) \vee (P_0 \cdot (A_1 \vee B_1)) \quad (5)$$

Dla poziomu najstarszego, na którym pozostaje tylko bit B_2 liczby B oraz przeniesienie P_1 :

$$S_2 = B_2 \oplus P_1 \quad (6)$$

$$S_3 = B_2 \cdot P_1 \quad (7)$$


Funkcje te można zapisać w postaci sumy iloczynów lub iloczynu sum, a następnie zminimalizować do postaci przyjaznej dla bramek NOR.

Schemat działania można opisać następująco:

1. poziom młodszy: określenie S_0 oraz P_0 ,
2. poziom środkowy: określenie S_1 oraz P_1 ,
3. poziom starszy: określenie S_2 oraz S_3 .

1.4 Prezentacja układu i przejście do dalszej części pracy

Struktura układu przedstawiona jest na schemacie blokowym (rysunek ??), gdzie wydzielono trzy poziomy sumacyjne oraz wyjście przeniesienia.



Rysunek 1: Schemat blokowy sumatora liczby 2-bitowej z 3-bitową

Rysunek ?? przedstawia układ w formie hierarchicznej: wejścia A_0, B_0 są przetwarzane na poziomie młodszym, gdzie powstają S_0 oraz przeniesienie P_0 ; następnie bity A_1, B_1 wraz z P_0 wchodzi na poziom środkowy, gdzie powstają S_1 oraz P_1 ; na końcu bit B_2 wraz z P_1 wchodzi na poziom starszy, dając S_2 oraz S_3 . Wynik końcowy jest sumą 4-bitową $S_3S_2S_1S_0$.

W kolejnym punkcie pracy przeprowadzona zostanie minimalizacja wyznaczonych funkcji logicznych z wykorzystaniem kart Karnaugh, w kierunku realizacji wyłącznie na bramkach NOR.